"내 칩" 에뮬레이션 검증 키트: 조립과 시험(칩 테스터 편)

"내 칩" 에뮬레이션 검증 키트: 조립과 시험(칩 테스터 편)

"내 책상 위에서 내 칩 설계(MyChip-on-MyDesk)"

- "내 칩" 에뮬레이션 검증 키트: 자재 목록 [링크]
- "내 칩" 에뮬레이션 검증 키트: 조립과 시험 (측정기 편) [링크]
- "내 칩" 에뮬레이션 검증 키트: 조립과 시험 (에뮬레이터 편) [링크]

목차:

1. 테스트: "내 칩" 설계의 완성 
2. PSCE-TESTER 회로도와 부품
3. PSCE-TESTER 보드 조립
4. PSCE-MI/TRANS/TESTER 동작 시험

CC-BY-NC
by GoodKook, goodkook@gmail.com

-------------------------------------------------------------------------

1. 테스트: "내 칩" 설계의 완성

"내 칩 제작 서비스[링크]"는 ETRI 반도체 실험실의 0.5um Si-CMOS 공정을 활용한 MPW 파운드리 서비스다. 칩 공정은 물론 패키지까지 무료로 제공한다. MPW는 연 4회에 걸쳐 진행된다. 각고의 노력 끝에 설계한 "내 칩"을 몇개월에 걸친 기다림 끝에 마침내 내 손에 받아들었다. 그냥 들여다 보자고 공을 들인 것이 아니다. 내가 설계한 IC 부품을 내 책상 위에서 내 손으로 테스트 해보자. 설계한 의도대로 작동 하는지 봐야 비로서 "내 칩"이라고 드러내 말할 수 있다.

2. PSCE-TESTER 회로도와 부품

3. PSCE-TESTER 보드 조립

3-1. 2열 28핀 직각 헤더 소켓, 1열 14핀 헤더 소켓(2개)

- 우측의 2열 28핀 직각 헤더 소켓은 PSCE-TRANS에 연결
- 중앙의 1열 14핀 암 헤더 소켓(2개)은 28핀 SOP 테스트 소켓을 꼽을 자리

3-2. 28핀 SOP 테스트 칩 장착

- MPW로 제작된 SOP28 패키지의 "내 칩" 테스트 소켓에 장착

"내 칩"을 테스트 소켓에 주의하여 장착한다.

3-3. PSCE-MI/TRANS/TESTER 를 모두 결합

아래 사진은 PSCE-MI/TRANS/TESTER를 모두 결합한 모습이다. PSCE-MI의 측정기 부분에 피코 W(와이파이 모듈)가 장착되었다. 안드로이드 휴대전화를 로직스코프의 시현 장치로 사용중이다.

4. "내 칩"동작 시험

디자인 킷에 준비된 예제를 실행 하여 "내 칩"을 테스트 한다. 테스트 대상 칩은 "내 칩 제작 서비스"의 MPW를 통해 제작된 "내 칩" 샘플이다. 아래에 설명하는 절차는 윈도우즈 WSL에 우분투 리눅스 24.04를 기준으로 한다. 아울러 오픈-소스 설계 도구와 알테라 FPGA용 쿼터스가 설치된 경우다.

4-1. 모델링 인터페이스 펌웨어 빌드

모델링 인터페이스 펌웨어를 빌드하는 방법은 "에뮬레이터 편[링크]"과 동일하다.

    $ make build-mi

4-2. "내 칩" 트랜잭터 빌드

DUT가 "내 칩"으로 제작 되었으므로 FPGA에는 트랜잭터 만 들어간다.

    $ make build-tester

4-3. 모델링 인터페이스 펌웨어 업로드

피코에 모델링 인터페이스 펌웨어를 업로드 하는 절차는 "내 칩" 에뮬레이션 검증 키트: 에뮬레이터 편[링크]의 4-2절과 같다. 에뮬레이션의 테스트 벤치를 칩 테스트에서도 동일하게 사용할 것이다.

    $ make upload-mi

4-4. "내 칩" 테스트 트랜잭터 구성

JTAG 다운로드 케이블이 인식 되었는지 확인 후 칩 테스트 용 트랜잭터를 FPGA에 구성,

    $ make config-tester

4-5. "내 칩" 테스트 에뮬레이션 실행

에뮬레이션 테스트벤치 실행,

    $ make co-emu

"내 칩"은 FPGA의 트랜잭터를 통해 테스트벤치와 입출력을 주고 받는다. 따라서 테스트벤치의 입장에서 타깃이 되는 하드웨어가 FPGA에 구현된 DUT인지 MPW를 거쳐 제작된 "내 칩"인지 구분하지 않아도 된다. 베릴로그 기능 검증에서 사용했던 테스트벤치를 에뮬레이션과 칩 테스트에 이르기까지 재사용 하였다. SystemC로 작성된 테스트 벤치가 검증의 대상이 되는 DUT의 추상화 수준의 정도를 따지지 않는 "시스템 수준"의 검증 방법이다.