$3,500짜리 MPW, 칩 이그나이트 미니(ChipIgnite-Mini)

$3,500짜리 MPW, 칩 이그나이트 미니(ChipIgnite-Mini)

매튜 벤 Matthew Venn 씨가 자유 실리콘 컨퍼런스 FSiC/Free Silicon Conference 2024에서 행한 키-노트 연설 영상이 있군요.

매튜 벤은 초 저비용 MPW 플랫 폼 Tiny Tapeout을 운용하고 있고 오픈-소스 베릴로그 RTL 합성기로 잘 알려진 YosysHQ 에도 참여하고 있습니다. 이 키노트 연설에서 자유 실리콘 운동의 최근 소식을 전하고 있는데 이어 반도체 설계의 붐이 일어나고 있다고 말합니다. 지난 수십년에 걸친 자유 소프트웨어 운동의 성공이 반도체 설계에도 이어질 전망을 하고 있습니다. MPW에 학부(심지어 고등학교) 학생들의 교육, 연구는 물론 취미가들이 참여하고 있다고 합니다. 자유실리콘 운동은 오픈-소스 반도체 설계도구의 무료사용과 저비용 MPW에 동력을 얻었다는군요.

하루 한뻘짓 Hackaday의 총회(슈퍼콘 2023)에서 매튜씨가 튜토리얼 세션을 진행했나봅니다. 단 3시간만에 테입-아웃까지 마친 껀수가 무려 30개라고.

나만의 칩 제작 앞에 놓은 모든 장벽은 무너졌다. 내 칩 만드는거 별거 아니네!!!

Tiny Tapeout(TT)은 한 칩에 여러개의 프로젝트를 올려서 제작해 줍니다. 웨이퍼를 여러개의 칩으로 나누고(MPW) 그 칩 내부를 다시 여러개 프로젝트가 공유(MPC)하여 최소 비용은 350달러라고 합니다.

전세계 50여개국에서 칩제작 지원이 쇄도 하고 있는데 취미가, 해커, 메이커들의 참여가 두드러집니다. 키노트를 마져 들어보면 재미있습니다. 80년대 마이컴 시대를 연 Z80을 재현한 이야기도 나오는 군요.

Z80은 갔지만 소픈소스 Z80은 영원하라

처음 TT를 시작한 것이 2020년 12월에 첫 테잎-아웃되서  2021년 10월(무려 1년)에 첫 칩을 받았는데 망했다고 합니다. 그해 12월에 2차 3차 MPW 테입-아웃으로 22년에 1월과 2월(3개월로 단축!)에 칩을 받았는데 성공적이었다고.

TT의 칩 면적 나눠쓰기 방식은 특이합니다. 마치 FPGA처럼 설계 면적을 구획지어 놨네요. 1천개의 로직 셀(게이트)가 들어간 165x100um 크기의 로직 타일 단위로 설계 면적이 할당 됩니다. 설계에 좀더 큰 면적을 원하면 비용을 더 내고 확장 할 수 있습니다. 타일 당 클럭과 리셋 그리고 24개의 입출력을 포함합니다. 설계는 논리 회로도를 그릴 수도 있고 베릴로그 합성도 가능 합니다. 디지털 뿐만 아니라 아날로그 회로를 넣을 수도 있군요.

통장 안깨고도 세상에 하나뿐인 칩을 갖는 방법

칩 이그나이트(ChipIgnite)는 eFabless 에서 운용하는 유료 MPW/MPC 인데 1칩은 1만 달러 가량, 4개 프로젝트를 나눠 쓰면 프로젝트당 3,500 달러 입니다. 3.5x5mm 면적에 외부 플래시 메모리 접근, SPI, UART 등을 갖추고 있는 RISC-V가 매크로로 들어가 있습니다. 사용자 설계는 자체 GPIO와 함께 위시본(Wishbone) 버스를 통해 RISC-V에 연결됩니다. 내장형 칩 테스트 체계를 갖추고 있는 셈입니다. 게다가 거의 매달 셔틀을 돌리고 있군요!

SkyWater130 5메탈(미니는 4메탈) 공정으로 오픈-소스 툴 플로우 OpenLane 환경에서 '누구나' 쉽게 아이디어를  내 칩으로 구현할 수 있습니다. 공식 표준-셀이 제공되고 합성은 Yosys, P&R은 OpenROAD, 레이아웃은 KLayout과 Magic 이 사용 됩니다.

"내 칩 MPW"는 0.5um(500nm)의 3중 메탈 공정인데 선폭이 좀 두껍고 메탈층이 한두개 적다는 점과 공식 표준 셀이 없고 개별 표준 셀은 아직 실리콘 검증 되지 않았다는 시급한 과제가 있습니다. 조만간 해소되리라고 예상해 봅니다. 지난 1차 테스트에서 레이어를 빼먹어서 아예 테스트를 못했고 이번에 2차 칩이 나오는데 기대하고 있습니다. 셔틀을 넣을 때마다 경희대 디자인 킷의 레이아웃 생성 테크 파일이 계속 수정을 거듭하게 되는군요. 않되면 3차, 4차 될때까지 해보려고 벼르고 있습니다.