디자인 킷 예제 pong_pt1 을 자가 실습
이 설계는 "내 칩 제작 서비스" MPW 를 통해 칩으로 제작되어 테스트 결과 20개 시료에서 수율 100%가 나왔습니다. 디자인 킷의 깃 허브 저장소에서 Project/RTL/pong_pt1 예제가 오늘자(10월 9일)로 갱신 되었습니다. 링크는 아래와 같습니다.
https://github.com/GoodKook/ETRI-0.5um-CMOS-MPW-Std-Cell-DK/tree/main/Projects/RTL/pong_pt1
자습과제는 다음과 같습니다.
1. 준비된 예제 pong_pt1 를 수행 하십시요. HOW-TO.txt 문서에 정리해 두었으니 그대로 따라하는데 어려움은 없을 것입니다.
* 에뮬레이션과 칩 테스트 부분은 하드웨어가 준비되지 않았다면 생략 하십시요.
2. 예제의 수행 절차가 디자인 플로우(아래 링크)의 어느 부분을 수행하는지 비교 하십시요.
3. RTL 시뮬레이션에 사용되었던 테스트 벤치가 네트리스트 시뮬레이션에서 재사용됩니다. 테스트벤치 재사용(Testbench Reuse)의 의미를 정리해 보십시요.
4. RTL 시뮬레이션에서 적용한 기법(베릴로그+SystemC)과 네트리스트 시뮬레이션(베릴로그 VPI+SystemC)의 기법을 비교하십시요.
5. 두 시뮬레이션으로 얻은 각각의 VCD 를 열어 어떤 차이가 있는지 확인 하십시요.
위 과제를 수행하고 각자 연구노트에 기록합니다. 토론 할 수 있도록 궁금한 점을 적어봅시다. 호기심이 발동 되었길 바랍니다.
베릴로그로 작성된 비디오 게임기를 테스트하기 위해 SystemC와 SDL2 게임 엔진 라이브러리를 활용한 테스트벤치로 검증 했고 이를 다시 FPGA로 프로토타이핑 검증 한 후,
MPW로 제작한 칩이 작동하는 모습은 아래와 같습니다.
댓글 없음:
댓글 쓰기